Giga bit Ethernet TCP/IPソリューション
- TCP/IPフルスタックの実装により、各種のEtherプロトコルにFPGA 1chipで対応可能。
- TCP/IP制御をFPGA内部で行う為、ホストプロセッサの負荷軽減が可能。
- Userアプリとのインターフェースは、標準ソケットインターフェースのみの為、様々な形態にアプリケーションインターフェースの変更なしで対応可能。
- ToE（TCP Offloading Engine）による高速伝送とTCP/IPスタックによる汎用LAN通信が可能。
特徴
- TCPオフローディングエンジンによりギガビットイーサネットフル帯域によるＴＣＰ伝送が可能。
- FPGA内部へのTCP/IPフルスタックの搭載により高速TCP伝送と汎用LAN通信(TCP/UDP)がFPGA 1chipで実現可能。
- 複雑なTCP/IPプロトコル制御は、全てFPGA内部で処理するため、ホストプロセッサの負荷を格段に軽減可能。
- PCI Express®⇔ Gbit Ethernetデザイン構築の為の主要機能をプラットフォーム化してあるため開発期間を大幅に短縮可能。
構造図～標準構成
- Micro Blazeソフトプロセッサ上に、OKI情報システムズ製TCP/IPフルスタックと大容量高速TCP伝送を実現するための株式会社デザイン・ゲートウェイ製TOE（TCP Off Loading Engine）IP制御を行う為の制御ドライバとＭＡＣ制御ドライバを搭載。
- UserアプリやソフトOption IPとのインターフェースは、標準Socketインターフェースとしているため、同一プロセッサ上へのアプリケーションとスタックの組込み時は、ソフトウェア間のインターフェースは標準Socketインターフェースのみで可能。
- アプリケーションとスタックが異なるプロセッサ上に実装される場合も、HWとSWで構成されるSocketアダプタを介すことで、アプリケーションとスタック間のインターフェースが可能。
※Socketアダプタ(HW/SW)もOption IPとして提供するため、
アプリケーション側APIの変更は不要 - Socket Adaptor間のAdaptorインターフェースは、ご要望のインターフェースにカスタム可能（受託にて対応）。
FPGAにハードウェアとして搭載するだけで、高機能TCP/IP通信が可能。
概略構成案
- ※ここに記載されている仕様、デザインなどは予告なしに変更する場合があります。
