マルチプロトコル通信コントロールIP
HDLCインタフェース（BOP）、文字同期インタフェース（COP）、ASYNC（調歩同期）インタフェースをお使いの方で
- 既存の汎用デバイスが製造中止になり困っている方
- 既存の汎用デバイスがPbフリーに対応してなく困っている方
OKI情報システムズが提案するマルチプロトコル通信コンロールIP（MPI-IP）では、最新FPGAデバイスにIPコアを搭載し、既存の通信機能を代替可能にするため、皆様の製品の寿命を延ばすことが可能です。
FPGAにおける開発・検証のSTEP
1.既存LSIの代わりにIP評価ボードを載せ徹底検証
X社製品用
A社製品用
2.本基板を改版し実装
| インプリメント事例（参考情報） | ||
|---|---|---|
| Spartan-III（ XC3S400, Package TQ144, Speed-4） | ||
| Number of External IOBs | 61 out of 97 | 62% |
| Number of Slices | 2231 out of 3584 | 62% |
| Number of BUFGMUXs | 8 out of 8 | 100% |
| Cyclone（EP1C6T144C8） | ||
| Total logic elements | 3,591 / 5,980（60%） | |
| Total pins | 61 / 98（62%）;（内部モニタピンを含む場合） | |
| Total memory bits | 0 / 92,160（0%） | |
| Total PLLs | 0 / 2（0%） | |
概略ブロック図
- ※クロックは、20MHz～の水晶発振 器を使用
- ※CPUインタフェース仕様、レジスタ仕様の御提示をいただき、当社IPと組み合わせて通信コントローラボードを開発いたします。
概略仕様
| 種類 | 機能概要 |
|---|---|
| 対応プロトコル | BOP、COP、調歩同期 |
| チャネル数 | 全2重×2チャネル |
| 送信バッファ | 2段 |
| 受信バッファ | 4段 |
| データフォーマット | NRZ、NRZI、FM、マンチェスタ（受信のみ） |
| ボーレート | 最大2.2Mbps |
| DMA要求信号 | 送信×2、受信×2（送信データ数制御機能付き） |
| 割り込み信号 | 1（INTACKサイクル対応） |
| テスト機能 | 自己折り返し入力、外部折り返し出力 |
| DPLL | 内蔵（2チャネル分） |
| ボーレートジェネレータ | 内蔵（送信×2、受信×2） |
| スタンバイ機能 | 有り（DPLL、ボーレートジェネレータ停止） |
- ※記載されている会社名、製品名は、各社の商標または登録商標です。
- ※ここに記載されている仕様、デザインなどは予告なしに変更する場合があります。
